|
Vyučující
|
|
|
|
Obsah předmětu
|
1. Základní jednotky VHDL 2. Datové typy 3. Operátory a atributy 4. Paralelní příkazy 5. Sekvenční příkazy 6. Signály a proměnné 7. Stavový automat 8. Testování modelů a návrh testů 9. Hierarchický návrh ve VHDL 10. Začlenění UART, SRAM, VGA do projektu 11. Softwarový procesor programovatelný pomocí JSA 12. Softwarový procesor programovatelný pomocí vyššího programovacího jazyka
|
|
Studijní aktivity a metody výuky
|
|
nespecifikováno
|
|
Výstupy z učení
|
Cíle předmětu (anotace): Cílem předmětu je seznámení studentů se syntaxí a sémantikou jazyka VHDL, jeho použitím pro modelování, simulaci a syntézu číslicových systémů, s programovacími technikami pro efektivní návrh a s profesionálními vývojovými prostředky. Probírány budou: základní konstrukce jazyka VHDL, datové typy, datové objekty, deklarace datových objektů, příkazy jazyka VHDL, modelování kombinačních a sekvenčních obvodů, Mealyho a Moorův automat. Tento kurz vznikl v rámci projektu CZ.1.07/2.2.00/28.0296 "Mezioborové vazby a podpora praxe v přírodovědných a technických studijních programech UJEP"
|
|
Předpoklady
|
nespecifikováno
|
|
Hodnoticí metody a kritéria
|
nespecifikováno
Udělení zápočtu je podmíněno obhájením projektu.
|
|
Doporučená literatura
|
-
Armstrong, J.R. - Gray F.G. Structured Logic Design with VHDL, Prentice-Hall, 1993.
-
Armstrong, J.R. - Gray F.G. VHDL Design Representation and Synthesis, 2nd edition, Prentice Hall, ISBN 0-13-021670-4, 2000.
|